

所有: ① Abstraction ② Moore's Law ③ Make common case fast
④ Memory Hierarchy ⑤ Parallelism ⑥ Pipeline

CS110 Review: ↑ ⑦ Dependability with redundancy ⑧ Performance Evaluation

Great ideas in CA:

Moore's Law: The number of transistors on microchips doubles every two years. **It's a prediction, not Law!**

Amdahl's Law:
$$S(N) = \frac{1}{\frac{1-p}{N} + p}$$


优化后: $S(N) = (1-p) + \frac{p}{N}$ ← 处理器数量 = $\frac{1}{\frac{1-p}{N} + p}$
加速比: 1, 可并行化部分占总任务比例, 不可并行部分比例

Principle of Locality / Memory Hierarchy


右图从上至下: 存储速度变慢, 但容量逐渐增大

每一层更详细地: ①: Register ② On-chip cache: L1, L2 & L3

③ Main memory; RAM; 内存条 ④ 固态内存; SSD; 闪存; NVM



Parallelism / Pipeline:



Dependability via Redundancy:

Increasing transistor density reduces the cost of redundancy & Redundancy so that a failing piece doesn't make the system fails

Info-Representation:

(LSB) least significant bit: 最右边一位 (0号) RISC-V double:

(MSB) most: 最左边一位 (63号) 64 bits long

若是 unsigned number, range 则为 $[0, 2^{64}-1]$

欲表示负数? 法一: sign & magnitude, abandoned

法二: One's complement: 正数不变, 负数所有位翻转, LSB 为 sign bit

但 range: $0 \sim 2^{n-1}-1$; $-0 \sim -(2^{n-1}-1)$; 0 两种表达! 不太好!



法三: Two's Complement: 正数不变, 负数各位反转并加1

在2补码下的表示数 $(a_n a_{n-1} \dots a_1 a_0)_2$, 它表示:

$$-a_n \cdot 2^n + a_{n-1} \cdot 2^{n-1} + \dots + a_1 \cdot 2^1 + a_0 \cdot 2^0$$

Arithmetically Friendly! But remind to check overflow!

$$\begin{array}{r} +5 \quad 0101 \\ -3 \quad \boxed{A} \boxed{B} 01 \\ \hline 10010 = 2, \checkmark \end{array}$$

$$\begin{array}{r} -7 \quad 1001 \\ -2 \quad \boxed{A} \boxed{B} 110 \\ \hline 11011 = 7, ? \end{array}$$

☆: 若 A, B 这两个进位不同, 则 overflow!

Fractional: Floating Point!

normalized

A number in scientific notation that has no leading 0 is called:

Eg: 3.14×10^{-9} ✓, 0.314×10^{-8} or 31.4×10^{-10} X

用二进制角度: 则能不能也: $1.xxx \dots x_{two} \times 2^{yyy}$ 呢?

其中: $1.xxx \dots$ $? = k$, 一个 "1" 代表 2^k , $k = -1, -2, \dots$
 $2^{-1} 0 -1 -2 -3 \dots$

Floating-Point Representation: In RISC-V:

bit: 1 $8(\text{含 sign bit})^* 23$

meaning: sign exponents fraction (mantissa)
 number = $(-1)^s \times \text{Fraction} \times 2^E$

☆ Floating-Point Representation: In IEEE 754 implied

使 leading 1 bit of normalized binary numbers implicit

因此, 实际数是 24 bits long in single precision (1+23)

正因有隐性 1, "0" 如何表示? 则令 exponent 为 0, 硬件识别到则不加

因此 $00 \dots 00_{two}$ 代表 0, 其数的表示法为:

$$(-1)^s \times (1 + \text{Fraction}) \times 2^E$$

详细地: 若 fraction 部分左至右为 $s_1, s_2 \dots$, 则值为:

$$(-1)^s \times (1 + s_1 \times 2^{-1} + s_2 \times 2^{-2} + \dots) \times 2^E$$

即: $E=0 \& \text{Fraction}=0 \Rightarrow 0$



它还可表示 $\pm\infty$, 当 fraction 为 0, exponent 全 1 时, 代表 ∞ (sign bit 决定是 $+\infty$ 还是 $-\infty$)

进一步还可表示 NaN: exponent 全 1, fraction 不为 0

至于 Exponent, 若采用 2's complement form, 则比大小还要多看一步 E 的 sign bit (如负 E 比正 E 的比大小). 但计算机算正数二进制大小很友好。故 IEEE754 采用 a bias of 127 for single precision. Eg. -1 指数, 则 E 应为 $-1+127=126_{\text{ten}} = 01111110_{\text{two}}$ 则 "E" 8-bit range: $[0, 255] \Rightarrow E \text{ range } [-127, 128]$

但之前提过: "E" 8 位 全为 0 / 1 (0/255) 有意义, 故实则: Exponent $\in [-126, 127]$, 则 IEEE normalized * FP32 范围:

$$\pm 1.\overbrace{000 \dots 0}^{23\text{个}}_{\text{two}} \times 2^{-126} \rightarrow \pm 1.\overbrace{111 \dots 1}^{23\text{个}}_{\text{two}} \times 2^{127}$$

Example: $-0.75_{\text{ten}} : -1 \& 0.5+0.25 \Rightarrow 0.11_{\text{two}} \times 2^0$
 $\Rightarrow 1.\textcircled{1} \times 2^{-1} \xrightarrow{\text{fraction}} \text{"E"} = -1+127 = 126_{\text{ten}} = 01111110_{\text{two}}$

则: 31 30 29 28 27 26 25 24 23 22 ... 0
 1 ; 0 1 1 1 1 1 0 ; 1 0 0 ... 0

FP32: 1 ; 1 0 0 0 0 0 1 ; 0 1 0 0 ...

$$S = -1, E = 129-127=2, \text{ 则: } (-1) \times 1.01_{\text{two}} \times 2^2 \\ = (-1) \times (1+0.25) \times 4 = -0.5$$

之前说 E=0 时且 Fraction=0 代表 0, 那么 Fraction $\neq 0$ 呢?

代表 subnormal / denormalized 数! $\Rightarrow$ zero E but nonzero fraction

当 E $\neq 0$ 时, 表达最小数为:

$$1.00 \dots 0_{\text{two}} \times 2^{-126}$$



Subnormal

但通过“Exponent为0会触发 implicit为0”，则可表达的最小数

为： $0.000 \dots 1_{\text{two}} \times 2^{-?}$ ，这一类数最大为：

$$0.111 \dots 1_{\text{two}} \times 2^{-?}$$

-? 应是多少？是 -127 么？（因为 $0 - \text{bias} = -127$, i.e., $\text{bias} = 127$ ）

但！ $0.11 \dots 1_{\text{two}} \times 2^{-?}$ 应能与 $1.00 \dots 0_{\text{two}} \times 2^{-126}$ 接上！

则：？固定为 126 !! $\star$

Subnormal 范围：

$$\pm 0.00 \dots 1_{\text{two}} \times 2^{-126} \sim 0.11 \dots 1_{\text{two}} \times 2^{-126}$$

$$\downarrow \text{即 } 1.0 \times 2^{-149}$$

总结：normal: $\pm 1.00 \dots 0_{\text{two}} \times 2^{-126} \sim \pm 1.11 \dots 1_{\text{two}} \times 2^{127}$
 subnormal $\pm 0.00 \dots 1_{\text{two}} \times 2^{-126} \sim \pm 0.11 \dots 1_{\text{two}} \times 2^{-126}$

①：非常接近！ ② $1.0_{\text{two}} \times 2^{-126}$ ③ 1.0×10^{-149} ④ $< \approx 1.0_{\text{two}} \times 2^{128}$

Special Cases:	Exponent	Mantissa(Fraction)	Value.
全1		0	$\pm \infty$
全1		$\neq 0$	NaN
全0		0	Zero (0)
全0		$\neq 0$	Subnormal



CS110 Review: C

C Compilation:

(Abstract Syntax Tree)

main.c $\rightarrow$ pre-process: **macro**, **#include** $\rightarrow$ check errors/生成AST
 $\rightarrow$ AST $\rightarrow$ LLVMIR, then 生成汇编 (.s file) $\rightarrow$ 汇编 $\Rightarrow$ 机器码
 $\rightarrow$ machine code object file (.o file) (main.o) $\rightarrow$ Linker* $\rightarrow$ main.out

*: $\begin{matrix} \text{lib.o} \\ \downarrow \\ \text{main.o} \end{matrix} \rightarrow \text{Linker} \rightarrow \text{main.out}$

*: macro convention: **在哪儿都加括号!!**

Eg. $\#define$ MAGO(x,y) $\sqrt{x*x+y*y}$
 $\#define$ MAGI(x,y) $(\sqrt{(x)*(x)} + (y)*(y))$

则 MAGO(i+1, j+1) output: $\sqrt{(i+1)*(i+1) + (j+1)*(j+1)}$

MAGI(i+1, j+1) output: $\sqrt{(i+1)*(i+1)} + (j+1)*(j+1)$

因此, 尽可能少用宏, 几乎只有很小的 speed up

Size of type:

32 bit 蓝	char	short	short int	int	long int	unsigned int
64 bit 红	1 1	2 2	2 2	4 4	4 8	4 4
	void*	size_t	float	double		
	4 8	4 8	4 4	8 8		

Diff: long int = 电脑多少位 = void* = size_t
 一个地址在几位 PC 便几位 $\downarrow$ 设计目的便是对齐 32/64 bit

"True or False" Boolean in C:


FALSE $\Leftrightarrow$ 0(int). NULL(pointer); TRUE $\Leftrightarrow$ $\neg$ FALSE

Address vs. Value

Memory 其实是就是 byte array!



△: malloc △: dangling pointer: function
 realloc (初始化) 内开局部 var, return 其地址;
 realloc 但它在 heap 上, 故会回收



- 一个 cell, i.e., 一个 ^{stack} byte; int: 4 bytes; char: 1 byte.

因此存放不同数据的结构体有 alignment 现象!

- 一个地址多少 byte: up to PC. CS110 默认 32 位, 4 byte.

- 一个地址 $\Rightarrow$ particular memory location; Pointer 就是存放地址的变量.

Syntax of Pointer:

&: 取 address.

*p: 解引用, 返回 p 地址对应 value

注意函数传参: 是传地址! (引用传递; 值传递 $\Leftrightarrow$ copy init)

避免指针这个 variable 声明时不告诉它地址 (Undefined Behavior)

Array: *

string: 最后有 '\0' (NULL) Byte * (NULL Terminator).

Eg: char s[] = "abc" $\Rightarrow$ {a, b, c, '\0'}

char s[3] = "abc" $\Rightarrow$ {a, b, c}


*: Array variable is a "pointer" to the first element

arr[2] ~ *(arr+2). *: type* p: p 指向地址: p * sizeof(type)

Key Concept: 传参时欲对传入变量就地操作, 传其指针! Δ

我有 int array 的指针 int *q, 欲指向下一个地址 (令 q).

则函数应传入 int **p



C Memory Management:

stack: function 中局部变量

heap: malloc() 开辟动态内存

static data: function 外声明的变量, 可修改.

code: (a.k.a. text) 不可修改

*: 只能 Array 隐式转至 pointer! 反之不行!

Campus Δ : 传参只能传 pointer! 传 array 也行, 但严格转化为了 pointer!



CA Review: RISC-V


Assembly Instructions: 4个核心 type (RISU) + B/J
不同 type 有不同 format, 但 $rs1, rs2, rd$ 在相同位置

R-type: Register-register operation

接受 $rs1, rs2$, 输出至 rd (s: source; d: destination)

不可访问 main memory

$a = b \pm c$



$a \Leftarrow rd$ $b \Leftarrow rs1$ $c \Leftarrow rs2$

还可以是位运算: AND/OR/XOR; 还可比较: SLT/SLTU: $\sim rd, rs1, rs2$
 $rd = 1$ if $rs1 < rs2$ else 0; 且把 number 当作 signed/unsigned with ~~sltu~~
 (SLTU): store if less than, u: unsigned)

sltu) 可各自检测加减法在 signed/unsigned 数域内是否 overflow:

unsigned: 如 add x_2, x_1, x_1 若 $x_3 = 0, x_2 < x_1$, 则溢;
 sltu x_3, x_2, x_1 否则 $x_2 = x_1 + x_1 > x_1$

signed: add t_0, t_1, t_2 $t_3 = 1$ if $t_2 < 0$ $t_0 = t_1 + t_2$
 slti $t_3, t_2, 0$ $t_4 = 1$ if $t_0 < t_1$
 slt t_4, t_0, t_1 若 $t_2 < 0, t_0 > t_1$ 矛盾? 溢出!
 bne $t_3, t_4, overflow$ 若 $t_2 > 0, t_0 < t_1$ 矛盾? 溢出!

还可是 shift 操作: shift left/right (arithmetic) sll/srl/sra $rd, rs1, rs2$


$rs1$ 左/右移, 多少位呢? $rs2$ 中低 5 位所代表的十进制数 ($2^5 = 32$)

而 arithmetic: sign-extended 指的是右移后前面空出的位
 用 1/0 填充, $rs1$ 原为负 (符号位为 1) 则填 1; 反之填 0

而: srl 总用 0 填充; sll, 空出的低 5 位必用 0 填

* RISC-V 中, 所有 Imm 均是 sign-extended





I-type: 有两个 operands: 一个从 reg 中拿 (rs1), 一个是立即数 (sign-extended)

常用命令: addi X1, X0, 10 / -10 (有符号)

slli / srli / srai 按 imm 低 5 位 1 进制移; 如何从机器码分辨是 srai?

用 imm 高 7 位中 1 位 (imm[11:0]) (or funct7 field).

andi / ori / xori / slli / slti 都是与 signed-imm 操作:

slti: rs1 中数 $\rightarrow$ 有符号 $\rightarrow$ sltui: rs1 中数 $\rightarrow$ unsigned.

还有一类重要功能: Load

lw: lw rd, imm(rs1) : load word at addr. to rd.

而 addr.: rs1 中数 + imm 注意 word 是 4 byte 32 位


附: Little Endian: ADDR: 3 2 1 0 (Big Endian 反之).
Byte: 3 2 1 0
value: --- -- -- -- .. 00

lb / lbu: load signed/unsigned byte at addr. to rd.

☆: 每一个 byte 来, 用 1/0 填至 32 位 (填高 24 位); 8 位中 sign-bit 为 1, 则 1 而 lbu 用 0 填充

类似地: lh / lhu: halfword: 2 bytes

而能 load, 就能 store: 也就是 S-type:



sw rs2, imm(rs1) : store word (32bit) at rs2 to addr.

addr. = (number in rs1) + imm.

由于 rs2 中数本身 32 bit, 故也就无“填充之说”; 而 sh, sb 呢?

无 shu, sbu !! 直接取 rs2 中数低 16/8 位, 就 sh/sb 了。

Recap addi x11, x0, 0x4F6 $\Rightarrow$ 0x85F6

Exercise. sw x11, 0(x5)

lb x12, 1(x5)

(假设已超 12 位不报错)


Campus X12 中:

0x4.

$\leftarrow$ 0xFFFFF85.

(lb: signed $\Rightarrow$ padding)





B-type (也称 SB)

conditional branch

(unconditional: J-type).

bne/beq rs1, rs2, L (imm/Label). going to L if $rs1 \neq rs2$

blt/blt@/bge/bge@ rs1, rs2, L

<

≥

比较时: 视为 unsigned (无符号).

△: otherwise: go to next statement

当前指令地址

L 若是 Label, 则跳至 label; 若是 imm, 则跳至 ($PC + imm$).

介绍了 type 后, 介绍 RISC-V 中如何实现类似 "call function"

正常情况, PC - 一条条运行指令, 但跳至函数后, 不像 Label,

要能返回跳时的下 - 指令, i.e., $PC + 4$ 可见应有 reg 保管 PC 信息 $\Rightarrow ra(x1)$.传参统一用 $a0-a7$ 表示与保存 ($a0-a1$ 用于返回); $s1, s2 - s11$ 用于作 saving reg; $t3-t6$ 用作临时变量

sp: stack pointer, sp ↓ 开辟空间, ↑ 则恢复原状

★ Calling convention: callee reg 通通存起来!

sp, $s1, s2 - s11, so(fp)$ (不要求了解).

良好使用 calling convention, 可以支持 nested call, 因为在进入函数后, 原来 callee 内容存至 memory, 那么 function 就能使用它们了; 只需 ret 前 lw 拿回来即可


最后的是 J-type, 就与函数调用有关:

它是 I-type! 放在此介绍仅因其与 function call 有关

rs1imm 最低位

清零 (2byte 对齐)

J-type:



jalr rd, rs1, label

jump to label and return $PC + 4$ to rd; if imm, jump to $(rs1 + imm) \& \sim$ 而: $jal\ offset \Leftrightarrow jal\ x1, offset$ ($x1 = ra$) | $jal\ rd, offset$, 跳至 $PC + offset$ | $offset \Leftrightarrow jal\ x0, offset$ (相当于不存 $PC + 4$) | 并 $PC + 4$ 给 rd.

(常用于 Loop)

区别.



△: 指令 machine code 中都是拿 imm 的; 若传 label, 则会计算 imm(offset)!

永远为0

$jr\ rs \Leftrightarrow jalr\ x_0, rs \Leftrightarrow jalr\ x_0, rs, 0$, 跳至 rs , 并不保存 $PC+4$

△: nested call 中, sp 移动且 sw callee reg 且 setup argument reg (如 $add\ a_0, sp, x_0$), 这一堆操作称为 **Prologue**
而最后 lw 恢复 callee 且 sp 移回, 这一堆操作称为 **Epilogue**

最后简单介绍 instruction $\rightarrow$ machine code 的 format:

rd, rs_1, rs_2 用 5 位 unsigned bits 表示 reg. 的编号 ($2^5=32$)
opcode: 7 位 & funct3 & funct7 共同决定是什么操作
3 位 7 位

但不是任何指令都有 funct3 & funct7; 也在 I type 中, funct3 & funct7 together 足以判定指令

rule: 2 的补码

Encoding in: I-type: imm 12 bit, signed, $\in [-2048, 2047]$

① imm 在指令用它操作前, 要先 sign-extended !! ② 但若用于位移, 则直接取 $[4:0]$. 不必 sign-extend

③ 而 load 中, funct3 中第一位 indicates signed (0) / unsigned (1)
而后两位 indicates word (10) / halfword (01) / byte (00)

(I type 3 类任务):

① $\Rightarrow$ arithmetic ② $\Rightarrow$ shift ③ $\Rightarrow$ load

S-type: funct3 前一位总 0, 后两位: word (10) / halfword (01) / byte (00)

B-type: 如何表示 label? 相对于该指令地址的相对地址!

use imm field as a two's complement offset to PC

可见, address 相对范围为 $\pm 2^{10}$. 但是一个指令四 byte, 怎么说至少也要 2-byte alignment, 则 offset 最后两位无用, 则:

offset $[11:0] \Rightarrow$ offset $[13:2]$, 一下子 offset 范围扩至 $\pm 2^{13}$

但若至少 2-byte, 则是 1 位无用, 范围: $\pm 2^{12}$ (from PC)

相当于: $\pm 2^{10}$ 32 bit instructions

[signed]

Campus * 机器码中, imm (即 offset) 的 $[12:1]$ 被 encode



R-type: rd, rs1, rs2. 5 bit unsigned $\Rightarrow$ No. reg

funct3 & 7 共同定 operation type

J-type: jal rd, label, store PC+4 to rd, jump to label

label = PC + offset (imm), 故 label 转为 offset, $\pm 2^{18}$ 32-bit instructions (因为支持的 imm: [20:1]).

I-type 补 jalr: store PC+4 to rd and jump to label = rs + imm
imm $\in [-2048, 2047]$, 不再相对于 PC, 而相对于 rs reg 中的地址。
注意: imm [11:0] 前12位全部保留, 而非最后一位清零, 因为 rs 中地址可能不是对齐的

U-type: Lui & auipc

31	12	11	7	6	0
imm[31:12]					
rd			opcode		

lui rd, imm, rd = imm $\ll 12$

先前 I-type 中 imm 范围为 $[-2048, 2047]$, 但和 lui 结合, 给 reg 存的数的范围就能 32-bit 了: [11:0]

i.e., li x5 imm $\Rightarrow$ lui x5 imm[31:12] + addi x5, x5, imm

(附: 若 li rd imm 的 imm 小于等于 12 位, 则 addi 即可)

Δ : Given imm, signed, 若 imm 第 2 位为 1 呢? 则低 12 位照取, 而高 20 位最后一位要加 1

auipc: rd, imm: rd = PC + (imm $\ll 12$).

这是因为 S type imm 12 位, 但理应支持 32 位的 offset

则 Store/Load with PC 相对 32 位 offset / 32 位绝对地址:

auipc x5, <high20> / lui x5, <high20>

sw/lw rd, (<low12>) x5

$\rightarrow$ store/load

$\rightarrow$ 相对 offset / 绝对 address.

最后: 拿过来 32 bit instruction, 如何看出指令?

step 1: 查 opcode / funct3 / funct7 $\Rightarrow$ type / operation.

step 2: 找 rs1 / rs2 / rd / imm values (若存在)


KOKUYO



扫描全能王 创建

CA review: CALL: Compiling + Assembler + Linker + Loading

Main Topic: C program from storage (disk or flash) into a program running on a computer



Compiler: C → Assembly

Assembler: 汇编中可能有伪指令, Assembler 基本任务是: ^{Assembly} machine code

具体而言: assembly → object file, a combination of machine
指令、数据以及指令放在内存中位置的信息

指令中的 label 地址将至关重要, 故 assemble 会将追踪 labels 并记录它们与 data transfer instructions 在 symbol table 中

对于 UNIX, object file 有以下六个信息:


- ① header: the size and the position of the other pieces of obj file
- ② text segment: contains machine code
- ③ static data segments: data allocated for the life of program
- ④ relocation information: 当 program load 进内存时, identifies instructions and data word that 依赖于绝对路径.
- ⑤ symbol table
- ⑥ debugging info

Linker: 有时要调库 (如头文件, 其它 .o), 要把所有独立的 machine language programs 都“拼”在一起
它一共有三步:

- ① * Place code and data modules symbolically in memory



- ② Determine the address of data & labels
- ③ Patch both the internal and external references
 ↓ fill in absolute addresses; must relocate to reflect location



Loader: 可执行文件 : disk → memory, and start it.

Read header → create an address for text & data

→ copy data & 指令至内存 → 初始化 reg, set stack pointer

→ Jump to start-up routine, calls main routine of program

Ex: When are the machine codes generated?

1) add x5, x6, x7 ⇒ After assembly

2) jal x1, printf ⇒ After assembly


Determine? 1) After assembly 2) After linking



CA Review: Digital Circuit - State elements



(Digital System; Combinational logics 略)

Registers: 在 clock 上升沿时, 采样 input 并输出




In side a reg: Implemented by multiple D-flip-flops (DFF)

每个 DFF 可 store 1 bit: all share one clk



同步电路表示 FSM

input & $Q_{k-1} \Rightarrow Q_k$ & output



某种程度上: ISA (指令集架构) 也是一种 FSM


★ Timing in synchronous circuits: clk:

① Hold Time ② Setup Time

D 信息在 ①+② 期间应保持不变 Q:

同时, Q 在上升沿中期 (0 点) (上升沿可视为非常短暂) 可变化,


但需在 ③: $t_{clk-to-Q}$ 后才能到达稳定信号



No.

Date


可见, clk frequency 不能 ∞ , 有限制! 如下电路:



则: $t_{\text{clk-to-Q}} + t_{\text{CFB}} \leq \text{min clock period} - \text{setup-time}$.

△. The slowest path decide the max frequency (critical path).

如:



以及注意: $\frac{1}{1\text{ns}} = 1000\text{MHz}$, $1\text{ns} = 10^{-9}\text{s}$




CA Review: Datapath

Useful blocks:

① ALU: arithmetic instructions 有:


add sub slt sltu sll srl sra xor or and
 加减 store if less than shift.

对于 xor or and:



用 Selo Seli 来控制
 输出哪个位运算.

对于 shift:



因为 sll 就是 0 填充

用 0 填充

← (left shift example).


5位 input, 因为 shift 命令就是移动 imm 低 5 位代表的十进制数.

类似可构造 srl sra 专用的 block (or: notation: $C[i-1]$).

对于加减: 输入 3 位: $A[i]$ $B[i]$ ($C[i]$) (进位) 输出 result i
 及下一位进位。故:




(ADDER).

而减法呢? $A - B = A + (-B) = A + \bar{B} + 1 \pmod{2^{N-1}}$ 则 $B[i]$ 输入时, 应有元件控制是否翻转... XOR Gate! *

我画错了! 应该是 XOR!

由 Sel 信号控制: 1, 则是减, $B[i]$ 反转 (包括 0 位的进位: $0 \Rightarrow 1$).


0, 则是加法



KOKUYO




至此, 三种操作: add/sub, shift, and bit operation, 都准备了 block
最终依据 sel 信号选择即可: xor/and/or



(I-type) Δ : 对于 immediate, 只需修改 operand2, 通过这个接口给 imm, 而非 reg 中数据

② Reg. $\Rightarrow$ Register file.


功能: provide data given register numbers & change the stored value



*: 这个 32-multiplexer 可能用 5 层 2-multiplexer 搭建; 且一个 32-plexer 输出一个 reg value, 故此处应用两个 32-multiplexer!

Δ : 此处 signal 控制下一上升沿时, 哪(两)个 reg 读取 input 值


③ Mem:
如 lw 命令, 要根据 offset 算出的地址, 取 4 byte 过来.



介绍了 useful blocks, 接下来关键便是如何运用它们于指令!


如: 明显地: ALU 将会被 R-I-type 指令使用

Another thing: symbol for Reg. file & ALU.



下面, 将介绍不同 type 中的 datapath 搭建:

R-type 说白了就是用 rs2 中值对 rs1 作操作最后给 rd 值




PC+4 存起来 (自动读下一条).

$x[rd] \Rightarrow \text{input}, rs1, rs2: sel1, sel2 [4:0], rd: \text{num of reg (extra control signal)}$

I-type: 回顾一下 I-type 与 R-type 的区别:

- ① I-type 中有许多操作与 R 中类似 (addi, slli, ori), 只不过一个 reg 一个 imm
- ② 除①之外, 还有 lw/b/h, 要从 Data memory 中拿数据

但有个共同点, ①. ② 的输出, 最终都是输回给 rd 的!




S-type: 在开始前, 要厘清 S-type 在干什么: 如 $sw: rs2, imm(rs1)$:

store word at $rs2$ to memory $addr. = (X[rs1] + imm)$.

可见, 这里进 Data memory 的 $addr.$ 依然是 ALU 的输出, 但这里的 Data memory block 应支持写入 Data!

可见 Data mem 需进一步设计:

read enabled



(a.k.a. "读"到这个位置)

*: 有与 & 存 $\rightarrow$ clk! Reg!

在这里 $addr.$ 依然可用于定位, 但 $d-in$ 的设计指定了写入啥值. 而 re, we 将控制此时 block 是读 or 写, i.e., 控制 block 行为:

① $we=1, re=0$, 则 $addr.$ 写入 $d-in$ 值, $d-out$ 为 nothing


② $we=0, re=1$, 则 $d-out = data[addr.]$

③ $we=0, re=0$, 代表这个指令 datapath 中不用这个 block, $d-out$ 为 nothing 且无数据写入

④ $we=1, re=1$: 禁止!

decided by instr

可见, $X[rs2]$ 将接入 $d-in$; 图如下:



$[11:7] \Rightarrow$ 不同于 I 中, $imm[11:0] \Rightarrow [31:20]$.


因为 S 的 machine code 中, $imm[11:5] \Rightarrow [31:25]$; $imm[4:0] \Rightarrow [11:7]$

可见, $instr$ 输入的不仅是 $[31:20]$, 还需要 $[11:7]$; 这也意味着, imm Gen block 的设计需要进一步完善! Δ

*: 同时, reg-file block 加入了额外的 control signal: reg-en

why? 假设 SW 之后, d-out 为 nothing; 虽然 S-type 无 rd, 但 [11:7] 处依然是 5 位, 且传给 reg-file (但其实这 5 位是 imm[4:0]!) 那么, nothing 将会误传给 rd! 故要 reg-en 控制 wb 决策!

那么可见, 若是 lw 或 R-type, rd 的更新将在下-clk 上升沿; 下-上升沿时, rd 读入 (if reg-en 为 1), 与此同时, PC reg 给出 instr, 将会陆续拆出新 rd, rs1, rs2; 但前者进程更快, 故新 reg 已来时, 旧 rd 已读入, 已准备好被读了 (如上一个 rd 是现在 rs1)



* 还有 bne, blt, bge; 可让 ALU 伸出 portal, 并 instr 控制发挥

B-type: eg. beq rs1, rs2, L (imm/label), 若 $x[rs1] == x[rs2]$, 则前往 L ($PC + \text{imm} / \text{label}$; 但机器码用 $\text{imm} / \text{label} - PC$)

如何简便地在 上一个版本的图 (S-type) 中修改, 以支持 B-type?

回想 ALU 中计算过 $x[rs1] - x[rs2]$ 的! 可以用一个大或门判断 32-bit 结果是否为 0! 因此, ALU 可以额外出一个 zero portal. 这个 portal 是否发挥作用, 应由 instruction machine code 提供的信息决定。


发挥作用时:
$$\begin{cases} PC = PC + 4, & \text{if zero} \neq 0 \\ PC = PC + \text{imm}, & \text{if zero} = 0 \end{cases}$$

可见: 原来的 $PC + 4$ 简单逻辑也需要进一步完善

而 B-type 中 imm 组成又与 I, S 不同, 故 imm Gen 也要改



以下是支持 R.I - type & bge 的 datapath 图:



蓝圈: instruction 控制.

** fig1*


imm Gen:

instr [31:20 | 11:7]

imm-ctrl

imm Gen


[31:0] imm.



Controller:

从之前能看出：许多控制器件的信号由 instr 而来，有：

reg-en re we alu-ctrl imm-ctrl wb-src
op2-src is-beq



controller 接 input (instr), and output a series of ctrl signals
 为了保证 信号到器件时, ctrl signal 已到达, 故 instr 先过 controller,
 由 controller 分发 ctrl signal 以及 $rd, rs1, rs2, instr[31:20|11:7]$
 但画图采用 *fig1* (题中) 也可以, 只不过需要明白, ctrl-signal.
 $instr[31:20|11:7]$ regs 是谁给的! (甚至部分题目算 timing 可能不考
 虑 controller 的延时).

Timing: 在 Datapath 图中, 不难发现 path 由 5 部分组成:

IF	ID	EX	MEM	WB
instr fetch	instr decode	execution	memory access	write back

下面讨论各个 Type 延时:

不论是 $rd \rightarrow reg.file$
 还是 $Pcimm \rightarrow Pc.reg$



IF 无mem环节! ID EX

R-type: $\text{clk-to-}q_1(\text{PC}) \rightarrow \text{Imem} \rightarrow [\text{Reg. file} \rightarrow \text{mux}] \rightarrow [\text{alu}]$ $\rightarrow \text{mux} \rightarrow \text{setup}$ WB 关键 setup 是 PC reg 的!同时, q_1 出的 PC 回到 adder 也有时间: $\text{clk-to-}q_1 \rightarrow \text{adder} \rightarrow \text{setup}$
但一般比上(一条 path)快 (assume; 且假设 control signal is fast)

A&Logic ctrl 快速告知 mux 选 4 去加 PC.

Itype: q_1 出 PC 回 adder: $\text{clk-to-}q_1 \rightarrow \text{adder} \rightarrow \text{setup}$ $\text{clk-to-}q_1 \rightarrow \text{Imem} \xrightarrow{\text{IF}} \text{reg} \xrightarrow{\text{ID}} [\text{alu}] \xrightarrow{\text{EX}} [\text{mux} \rightarrow \text{setup}] \xrightarrow{\text{WB}} \text{max. 无 mem}$
 $\text{clk-to-}q_1 \rightarrow \text{Imem} \rightarrow \text{imm} \rightarrow \text{mux} \xrightarrow{\text{ID}} [\text{alu}]$

alu 前两条路过来! 一个是 reg 中值, 一个是 imm; 两者都在拿到 instr 指令后出发!

Loading: q_1 出 PC 回 adder: $\text{clk-to-}q_1 \rightarrow \text{adder} \rightarrow \text{setup}$ $\text{clk-to-}q_1 \rightarrow \text{Imem} \xrightarrow{\text{IF}} \text{reg} \xrightarrow{\text{ID}} [\text{alu}] \xrightarrow{\text{EX}} [\text{Dmem}] \xrightarrow{\text{MEM}} [\text{mux} \rightarrow \text{setup}] \xrightarrow{\text{WB}} \text{max. 全有!}$
 $\text{clk-to-}q_1 \rightarrow \text{Imem} \rightarrow \text{imm} \rightarrow \text{mux} \xrightarrow{\text{ID}} [\text{alu}]$

因此, load 操作是耗时最长的!

S-type: $\text{clk-to-}q_1 \rightarrow \text{adder} \rightarrow \text{setup}$ $\text{clk-to-}q_1 \xrightarrow{\text{IF}} \text{Imem} \xrightarrow{\text{ID}} \text{reg} \xrightarrow{\text{ID}} [\text{Dmem}] \xrightarrow{\text{MEM}} \text{max. 无 WB}$
 $\text{clk-to-}q_1 \rightarrow \text{Imem} \rightarrow \text{imm} \rightarrow \text{mux} \xrightarrow{\text{ID}} [\text{alu}] \xrightarrow{\text{EX}} \text{addr.}$ B-type: 现在, $\text{clk-to-}q_1 \rightarrow \text{adder} \rightarrow \text{setup}$, 不是这么简单了! $\text{clk-to-}q_1 \xrightarrow{\text{IF}} \text{Imem} \xrightarrow{\text{ID}} \text{reg} \xrightarrow{\text{ID}} \text{mux} \xrightarrow{\text{EX}} [\text{alu}] \xrightarrow{\text{EX}} [\text{and}] \xrightarrow{\text{WB}} \text{mux} \rightarrow \text{adder} \rightarrow \text{setup} \xrightarrow{\text{WB}} \text{max}$
 $\text{clk-to-}q_1 \rightarrow \text{Imem} \rightarrow \text{imm} \rightarrow \text{mux} \xrightarrow{\text{ID}} [\text{alu}]$
无 Mem

CA Review: Pipeline

$$\text{Performance: } \frac{\text{Time}}{\text{Program}} = \frac{\text{Instructions}}{\text{Program}} \cdot \frac{\text{Cycles}}{\text{Instructions}} \cdot \frac{\text{Time}}{\text{Cycle}}$$

factors:

· ISAC (RISC vs CISC)

· Program itself

· Compiler

· 编程语言

简称: CPI

· Compiler

· Program

Microarchitecture
implementation or
circuit design / ISA

Eg:

Program :	Instr-type: A	B	C
CPI	2	2	4
percentage	20%	40%	40%

Program 有 10^6 instr, 以及 CPU 频率: 2.5 GHz


$$\begin{aligned} \text{则 CPU time} &= 10^6 \times \text{Average CPI} \times 1/2.5\text{GHz} \\ &= 10^6 \times 2.8 \times \frac{1}{2.5 \times 10^9} = 1.12 \times 10^{-3} \text{ s} = 1.12 \text{ ms} \end{aligned}$$

如何提高 Time/Cycle, 若仅是 $t_{\text{critical-path}} \leq t_{\text{clk}}$, 一个 path 里面至多可经过 5 大组件 (IF. ID. EX. MEM. WB).

但若五个阶段视为 5 个收费站呢? 而不是车必过 5 站, 下辆车才可进?

这样, Pipelined CPU: $\max \{t_{\text{IF}}, t_{\text{ID}}, t_{\text{EX}}, t_{\text{MEM}}, t_{\text{WB}}\}$ (原先是 Σ).


那则需要设计“站”以让车有序过站了, $\Rightarrow$ reg!



KOKUYO



同时注意到: rd 不能赖在 reg. file 中不走, 直到 xcrd 来! 故 rd 也要流动!



Structure

Hazards:	①	CC1	CC2	CC3	CC4	CC5
Instr: 1	IF	ID	EX	MEM	WB	
2						
3						
4						
					IF	ID

X: Dmem 与 Imem 说到低, 在一块内存上!

X: Reg. file 能又存又写么? 有先后顺序么?

to use physical resources

可在硬件上解决问题 (比如解决 Data & Instr Mem issue); 以及指令 take turns

② Data	CC1	CC2	CC3	CC4	CC5	CC6
--------	-----	-----	-----	-----	-----	-----

Instr. 1	IF	ID	EX(x ₂ , x ₃)	MEM	WB (更新 x ₁)	
2		IF	ID	EX(x ₅ , x ₆)	MEM	WB (更新 x ₄)

3 Read after write !! IF ID EX(x₁, x₄).


Solution ①. NOP: 输入空指令, 啥也不做; 让 x₄ 更新后, 再 EX(x₁, x₄). (Wait!)



- 言以蔽之: ALU结果值得以在1or2轮后返回Mux, 在被存入 Reg 前就被可h利用, 解决 RAW 干馊

而关于 op1-src, 大致上先可用 reg-en 判断: 为1时, 它便会注意之后是否要提前于WB而读它; 而 op1-src 具体多少, 取决于之后几条(1/2)命令后是 rs1 还是 rs2 要利用它

2). 'load delay slot':



在隔 1, 2 条 instr 时, Data Hazard 意料之中; 但 3 条之差呢? 即: 能又写又读么? 一般认为, 这也有 Hazard

或者 Code Rescheduling, 将不冲突, 不影响的指令先放 lw 后 (compiler 实现)

③ Control: 考虑一个 beq 指令, 若 beq 在 S 阶段后令 PC 跳至一个地方, 那么前面 pipeline 中在跑的 beq 后几条指令岂不是全错?

- 一种解决方案是用 nop 等! 待 S 阶段后 PC 给出正确 address, 再继续
另一种是照常: 若不 jump, 则 OK; 若 jump, 则 额外花时间 flush 前四条指令所对 reg. mem. 做的操作!

或者: Dynamic branch prediction: Predict if the branch will be taken based on the current record

最后, 也可考虑类似于 rd 解决方案: forwarding to reduce delay of branches (消 is-beq 信号-出 ALU 就送过去).



Multi-Issue:

在之前讨论情景中, 1个 clock cycle 中最多 1 个 instruction 有问题
考虑如何提高并行效率: ① 是加深流程, 如一个环节折成多个
② 是多几套这样的流水线, 这称为 **multiple issue**
在②做法下, 原来 pipeline 中的 $CPI \geq 1$, 可能变为 $CPI < 1$



可见, 这种做法主要对 Hardware 提出了要求。

那么理想情况下, 指令 scheduling 尽量 1 个 ALU or Branch, 1 个 Load or Store, 这两个组一组, 一起进 Multi-Issue. 可能有 Hazard, 如两组间有 Read before Write, 但一般 forwarding 也可解决
或者: 与 nop 组一组; 又或者调换顺序

可见 scheduling 是重要的! 它可能是 compile time 或 execution time 来
↓ 'schedule' 的 (学名: Packaging) Static Dynamic (by hardware!)*

In most static issue processors: partially handled by Compiler

In dynamic issue designs: be normally dealt with at runtime by Processor.


although compiler often have already tried to help improve by placing instructions in a beneficial order.

而对于 dealing with data/control hazard:

Static: compiler handles some or all data/control hazards.

Dynamic: processors attempt to alleviate some classes of hazards

*: Also called **superscalar**:



* Multi-issue is not Multi-core, nor SIMD; it can be combined with pipelining, SIMD, etc



Paralellism

Motivation: 2000年后, processor 遇到了功率墙 (power wall)
问题: 虽可加晶体管数量, 但因功率与热量限制, **提升性能变得困难**

Two ways to improve performance:

① 多道程序: multiprogramming, 并行运行多个程序

② **并行**: 让一个程序更快 topic 受影响比例

Recall Amdahl's Law: $Speed\ up = \frac{1}{(1-F) + F/S}$ 提升量

关于并行提升效率, 有两种描述法:

- ① Strong scaling: Size of problem 不变, 运行时间 $\times n$ 不变
② Weak scaling: 变大, 并行效率提高 ($\times n$), 运行时间 不变
↓ 更易实现 ↓ 更难, 但更理想

Flynn's Taxonomy: 将指令集与数据流并行性分为四种:

↓ SISD SIMD MISD MIMD


Single instruction, single data

但 SIMD 不同: 利用单一指令流来同时处理多个数据流: Instr Pool. SIMD

PV: processing unit

应用举例: Intel SIMD Instr Extensions:


允许多个数据元素并行处理



SIMD 是这一节的主 topic!

MIMD


Data Pool



Multicore (之后会讲)

MISD

Data Pool



Rare!




```
for (int i = 0; i < N; i++)
    for (int j = 0; j < N; j++)
        double Cij = 0;
        for (int k = 0; k < N; k++)
            Cij += A[i+k*N]*B[j*N+k];
        C[i+j*N] = Cij;
```

What is SIMD?

考虑矩阵乘的代码: 红色部分可视为一种操作, 其涉及大量数据作 mul


SIMD 恰好就可提升此种 Data Level Processing

* One instr is fetched & decoded for entire operation

* SIMD 支持内存的并行访问, 这很重要!

那么现实中如何支持 SIMD? Inter X86 intrinsics 的 SIMD 指令集有 SSE, AVX 等命令可允许扩展指令集

一般 SIMD 指令会从两个源寄存器组中拿数据, 送入 op(operation) 组件, 标寄存器组会将计算结果存在一起



为了实现上述思想, 甚至一些特殊数据类型被设计出来:

Packed byte: 64 byte, 存 8 个 8 bytes

(MMX)

word: 4 个 16 bytes

并且有寄存器专门存这种玩意儿, 以支持多个数据打包至单-reg.

Intrinsic Function: 内建函数是高级语言中与汇编指令一一对应的函数, 允许 C 中直接调用 SIMD 指令

