

Great ideas in CA: Abstraction; Make common case faster; Parallelism; Pipeline; Redundancy for accuracy; Performance Measurement; Amdahl's law: $\text{加速比 } S(W) = \frac{1}{1-p+P_W}$. P_W : 并行化比例

Moore's Law: chips \downarrow transistors 数量 \downarrow 延时 \downarrow

Δ : prediction, not law

Memory Hierarchy: CPU \rightarrow CPU cache \rightarrow physical memory \rightarrow solid state memory \rightarrow virtual mem

reg: $\#$ on-chip cache(L1,2,3), main mem: RAM, 地址映射; SSD, 内存 \downarrow 速度慢, 但

Info-representation: LSB: 最右; MSB: 最左: $ob[0 \dots 1]$

表示负数: 2's complement: MSB \rightarrow sign bit; 其余位翻转后加1: $(a_0, a_1, \dots, a_n)_2 = -$

*: 不论 signed or unsigned, 操作 + - 结果 可能造成 overflow! underflow!(\downarrow 在 subnormal 附近)

fP32: $(-1)^S \times \text{Mantissa} \times 2^E$, MLE 在不同 type 下算法不同: normal: bias ≥ -127

Exp Fraction Value

M = (1.Fraction)₂, E = (Exp)₁₀ - 127 Exp 不唯一!

Range: normal: $\pm 1.00 \dots \times 2^{-126} \sim \pm 1.11 \dots \times 2^{127}$

Subnormal: $\pm 0.00 \dots \times 2^{-126} \sim \pm 0.11 \dots \times 2^{-126}$; $E = 2^{-2} t^{-1}$

全0 非0 Subnormal: $\pm 0.00 \dots \times 2^{-126} \sim \pm 0.11 \dots \times 2^{-126}$; $E = 2^{-2} t^{-1}$

全1 非0 Null

Zero

全0 非0 Subnormal: $\pm 0.00 \dots \times 2^{-126} \sim \pm 0.11 \dots \times 2^{-126}$; $E = 2^{-2} t^{-1}$

Core: ① Exp 全1与全0, 有特殊意义. **牢记**! ② bias: \nexists Exp 有 tbit, \exists bias $= 2^{-1} \cdot \text{isubt} \Rightarrow$

C: ① 宏的括号问题 ② True or False' in C: False \Leftrightarrow 0<int; True \Leftrightarrow False.

③ Sizeof type: char short int long int unsigned int void* size_t float double

④ Little Endian: $\boxed{\begin{array}{ccccccccc} 1 & 1 & 2 & 2 & 4 & 4 & 8 & 4 & 4 \end{array}} \sim \boxed{\begin{array}{ccccccccc} 3 & 2 & 1 & 0 & 7 & 8 & 7 & 6 & 5 \end{array}}$ 地址从低到高, HLSB至MSB放bit! 如左, 该函数: $0x12345678$

⑤ structure: alignment ⑥ func 传递参数修改共享 func, 使其指针

⑦ Mem management: stack: func 中局部变量 heap: malloc/calloc/realloc, free

⑧ 只有 Array 或指针转化成 pointer, 反之不行! func 传递 arr, arr 转制退化为 pointer

RISC-V: R-type: RS1 RS2 间加减位运算(比较, 将 XRD 返回给 RD; 还可是 shift 操作

shift中: SLL, 左移, 必用0填; SRL, 右移前面必用0填, 而 SRA, 前面用符号位填充!!

移动多少位? RS2 中低位所代表的十进制数 (unsigned); 除此之外, 操作如比较, + - 等, 都是进行 signed operation (除非指针声明是视作 unsigned 来操作)

I-type: instr rd, rs1, imm; instr rd, imm(rs1) **后续为 load 指令, 前者并非 load 指令**

Warning **⚠️** RISC-V 中所有 imm 都是 signed。0.00 (2byte, 1byte)

指令操作 imm 时, 0.00 用明视之为 unsigned imm (I-type 中只有 s(l)t(c); 1/16bit, 用 byte

5/16bit 时 MSB 填充至 32bit, 4byte, 行入 rd, rs1, imm, 用 0 填充

S-type: swl/sw/sh RS2, imm(rs1). 将 RS2 扩展到 bits/bytes 并进 addr. 而

addr = $\pi[RS2] + imm$; Δ : sb, sh 不进行 sign-extension! 直接从 4/8 位进过, 0 填充

B-type: instr RS1, RS2, L, imm(label), go to PC+offset if ...条件, else PC+4

offset = imm / offset = (label - current PC)

△: 为了保证跳转是 2-byte aligned, 6x offset 最后一位会强制为 0, 把 [12:1] 编码

这样, 跳转指令范围为: $\pm 2^{10}$ 条 offset 3位, MSB 表示, 12位 $\Rightarrow 2^{12}$ byte $\Rightarrow 2^{10}$ 条)

J-type: jal rd, rs1, label(imm), PC+4 给 rd, 然 jump to rs1+ offset; $\pm 2^{18}$ 条 range

offset = imm or (label - PC); **为保证 2-byte aligned, offset 最后一位归 0, [20:1] 编码** \Rightarrow

jal rd, label PC+4 给 rd, jump to label, i.e., PC = PC+offset, offset = label - PC

△: 相当于 jal r1 无论在 RSI 中地址上跳转, jal 只能在 PC 基础上 jump

Pseudo-jlabel \Rightarrow jal x0 label; jal label \Rightarrow jal r1 \Rightarrow jal x0 rsi 0

U-type: lui/lui/auipc rd, imm, lui: rd \leftarrow imm << 12; auipc, rd \leftarrow PC+imm << 12

△: li xi, imm \Rightarrow lui xi, imm[31:12] + addi xi, xi, imm[1:0]

△: 若 imm[11:0] 代表倍数, 则 li+! 因为 addi 是 sign-extension! +11...1 & +1 => +1; 0...0 OK!

Misc: imm 范围: **永远看 greenfield inst 组成中**, imm 显示的最高位是多少, 便对应

Calling convention: 约定: ① 传参数 A 用 reg 系列 ② 返回值放在 A0/A1 reg

③ caller & callee: A func 调用 B func 中的运算值, 然后按照①, 把给 B 的参数放在 A 中

值存起来 (SP & SW), A func 中的运算值存起来 (SP & SW), 它们便可供 B 自由

之后调用并进入 B, -进 B 要把 callee-saved reg 中存起来 (SP & SW), 它们便可供 B 使用, 然后把返回值放入 A0/A1; 恢复 callee-saved reg (SP & SW) 返回至 A; A 恢复

caller-saved reg (SP & SW), 可使用之前 A0/A1 中的 B 返回值; 跳至 n 中的 PC

Prologue: 存 ra, 有 callee-saved reg, SPV; Epilogue: 恢复 ra, SP callee-saved reg, SPV,

imm 英国补: I-type: 除 SLL, SRL, SRA 为 signed/unsigned, 其余均 12 位 signed

△: 在转换为机器码时, 它们有类似于 function 的编码, 体现 imm[11:5]

S-type: 12 位 signed; SB/B-type: 13 位 signed; U: 20 位 unsigned; V: 21 位 signed

ISA: X86-32 (IA-32) X86-64 (AMD64). ARM (Advanced RISC Machine)

RISC; ISA 定义了特定期望的 operation, 以及如何 implement, 即: 什么 CPU 支持

什么汇编, 如 X86 汇编可在 X86 架构 CPU 跑, 但不能在 ARM CPU 跑。X86-arm.

指令集 **直接** CPU 架构 = ISA **直接** OS, 如 Linux 支持 RISC-V ISA

△: Python 在不同 OS 不同 ISA 上运行, 只要有合适的 Python 解释器

△: 一个 OS 上的可执行文件一般不能在另一个 OS 上运行 **2'signed [-1048576, 1048575]**

Imm: 12 signed: [-2048, 2047] 3 unsigned: [0, 3] 13 signed [-4096, 4095] 2 unsigned [0, 1048575]



Data Path: ALU: logic operation : 逻辑

shift: $B \leftarrow 0131$

ilog: $S \leftarrow 1$

Adder/Sub: $A \leftarrow 1$

$C \leftarrow 0$

$D \leftarrow 1$

$E \leftarrow 0$

$F \leftarrow 1$

$G \leftarrow 0$

$H \leftarrow 1$

$I \leftarrow 0$

$J \leftarrow 1$

$K \leftarrow 0$

$L \leftarrow 1$

$M \leftarrow 0$

$N \leftarrow 1$

$O \leftarrow 0$

$P \leftarrow 1$

$Q \leftarrow 0$





































$R \leftarrow 1$

$S \leftarrow 0$

$T \leftarrow 1$

$U \leftarrow 0$

$V \leftarrow 1$



Cache Performance & Metric:

Average Memory Accessing Time: AMAT:

$AMAT = \text{Time for a hit} + \text{Miss rate} \times \text{Miss penalty}$

在多级(如有 L1, L2, L3)中, AMAT: Miss/Miss Penalty

实例为 $AMAT_{i+1}$

Δ Local miss rate: $\frac{\# L2 \text{ misses}}{\# L1 \text{ misses} + \# L2 \text{ misses}}$

Eq. $L_2 \$ = \frac{\# L_2 \text{ misses}}{\# L_1 \text{ misses} + \# L_2 \text{ misses}}$

Global: all levels: $\frac{\# L_i \text{ misses}}{\# L_1 \text{ misses} + \# L_2 \text{ misses} + \dots + \# L_i \text{ misses}}$

Parallelism: Strong scaling: 不随问题大小而变
Speed ↑: Weak scaling: Speed ↑ 随问题大小, time ↓

SIMD: Single Instruction, Multiple Data

SIMD provide performance ↑ for data: Data → PU → Pool → PU

Level Parallel: Fetch One instr., do the work of multiple instructions

Intel SIMD Instr: MMX/SSE/AVX

有 Intrinsics, program 为直接调用, Post quick unop (no lock)

江编指令(间接), SIMD 扩展指令集与 Intrinsic - 对应

Generalizing Loop Unrolling: A loop of n iterations, write k copies of the loop body, \Rightarrow 1 copy: $n \bmod k$ times

k copy: $\lfloor \frac{n}{k} \rfloor$ times, A: $A_{i,1} A_{i,2} \dots A_{i,k}$

$A_{i,1} \vec{C}_1 = \vec{A}_{i,1} \cdot \vec{B}_{i,1} + \vec{A}_{i,2} \cdot \vec{B}_{i,2} + \dots + \vec{A}_{i,k} \cdot \vec{B}_{i,k}$

Hazard Control: Control ON/OFF # pragma omp

② Dual-Port memory: ③ Dynamic Branch Prediction: ④ Log write ↑ prediction

⑤ Forwarding: ⑥ Reduce delay barrier: All线程共享一个 barrier

⑦ Cache scheduling: ⑧ branches to master: ⑨ no wait

The sections: - 一个或多个由 user-level routines that rely on hardware instr.

TL P: Each Thread has: shared mem/heap/global var) with other threads, but has own register & PC

Each processor provides one (or more) hardware threads

OS 来安排 software 线程至 hardware 线程

Fork-Join model: 程序可 split into 多个线程 (可同时执行)

OS 决定哪个线程在哪个 CPU 跑; 现代 PC 线程数

→ 核心数。Context Switch: 将 software 线程移除, 要 save Register → mem; 将另一线程 Register 挂载至

hardware 线程中, 可以复执行 (Fork-Join)

OpenMP: Open multi-processing, a language extension

Threads = # physical cores * # threads / core

Easy to compile: #include <omp.h> #pragma omp parallel

#& compile BT: cc -fopenmp name.c

OpenMP Shared/Private variables: make a copy of it

Shared: 在并行区外声明的 / Heap/Stack/Static.

Private: 并行区内声明的 / #pragma ... private(var).

In 行区: no premature exit! (break, return, exit ...)

Data Race: 多线程访问同一块且其中一个

Generalizing Loop Unrolling: A loop of n iterations, write k copies of the loop body, \Rightarrow 1 copy: $n \bmod k$ times

k copy: $\lfloor \frac{n}{k} \rfloor$ times, A: $A_{i,1} A_{i,2} \dots A_{i,k}$

$A_{i,1} \vec{C}_1 = \vec{A}_{i,1} \cdot \vec{B}_{i,1} + \vec{A}_{i,2} \cdot \vec{B}_{i,2} + \dots + \vec{A}_{i,k} \cdot \vec{B}_{i,k}$

② Dual-Port memory ③ Dynamic Branch Prediction ④ Log write ↑ prediction

⑤ Forwarding: ⑥ Reduce delay barrier: All 线程共享一个 barrier

⑦ Cache scheduling: ⑧ branches to master: ⑨ no wait

The sections: - 一个或多个由 user-level routines that rely on hardware instr.

'Lock' 用于授权 - 一个线程进入 Critical Session. R 有锁的线程才能访问临界区

processors read lock and either wait (if locked) or set lock and go into critical session

critical (change) → set lock → session (start) → unset lock

但有问题: t1 未得 lock, 在 bne 前, t2 也

未得 lock. t1, t2 都可能认为 lock 是 0 了!

RISC-V L: two sols ! ① lr rd, rs: K1 stc

rd 中加载 word 至 rd, 并为硬件线程注册保留

未被修改时, sc 才将 rs1 值存至 rs1 所指向的内存

且返回 -1 status 至 rd (fence) if fail

try: lr t1, s1 → bne s1, to, xo, try

sc to, s1, s4 → add s4, xo, t1 & sc

这其实是 thread unrelated? → try own lock success → execute.

test&valid: thread → try own lock success → execute.

② Atomic Memory Operations (AMOs)

li to, // 用于 set lock

Try: amoswap.w.uq, t1, to, (ao) // 将 to (ao) 写入到 t1, 通过内存屏障保证值加锁

break t1, try ... critical session → t1

answap: u, r, xo, xo, (ao)

将 0 写回锁位置, 释放锁。

TL P 中有 'barrier', 要 fork 都干完了才 join

多线程访问同一 global var 不好, private 及线程间该 var 不关, to sum = 1, 2, ..., reduction

operation, to + - : Var 为每个线程更新 var, 操作完后 var 为ope, 送给 Global Var

#pragma omp barrier: Forces all threads to wait until all threads have hit the barrier

pragma omp critical: Creates a critical section within time.

pragma omp parallel for: for-loop automatic work-sharing

pragma omp parallel reduction(operation: var)

pragma omp single: code block executed by one thread only. Other threads will wait. I/O操作中常见

pragma omp master: 在线程执行，但其他线程不等它完成

pragma omp parallel: 有多个 processor，它们执行独立的指令流。且不同

processor 连动方法：① Shared Var in memory (load/store instruction) 并行：有多个 processor，它们执行独立的指令流。且不同

pragma omp parallel reduction(operation: var)

pragma omp single: code block executed by one thread only. Other threads will wait. I/O操作中常见

pragma omp master: 在线程执行，但其他线程不等它完成

pragma omp parallel for: for-loop automatic work-sharing

pragma omp parallel reduction(operation: var)

pragma omp single: code block executed by one thread only. Other threads will wait. I/O操作中常见

pragma omp master: 在线程执行，但其他线程不等它完成

pragma omp parallel reduction(operation: var)

pragma omp single: code block executed by one thread only. Other threads will wait. I/O操作中常见

pragma omp master: 在线程执行，但其他线程不等它完成

pragma omp parallel reduction(operation: var)

pragma omp single: code block executed by one thread only. Other threads will wait. I/O操作中常见

pragma omp master: 在线程执行，但其他线程不等它完成

pragma omp parallel reduction(operation: var)

pragma omp single: code block executed by one thread only. Other threads will wait. I/O操作中常见

pragma omp master: 在线程执行，但其他线程不等它完成

pragma omp parallel reduction(operation: var)

pragma omp single: code block executed by one thread only. Other threads will wait. I/O操作中常见

pragma omp master: 在线程执行，但其他线程不等它完成

pragma omp parallel reduction(operation: var)

pragma omp single: code block executed by one thread only. Other threads will wait. I/O操作中常见

pragma omp master: 在线程执行，但其他线程不等它完成

pragma omp parallel reduction(operation: var)

同理也有 Exclusive: $L_n \cap L_m = \emptyset (n \neq m)$
Inclusive \Rightarrow non-inclusive.
OS 1.0: OS 内部：①开机后提供 service to file system
from disk. VPN_{hi}, addr 中还有 offset. 直接 copy, 与 PPN 结合为 Physical Addr. (PA)
② I/O with the rest of computer

地址, CPU 从地址执行指令 (in flash RAM 中存的)
Memory mapped I/O: certain addresses are not regular mem, but correspond to registers in I/O device. I/O 需通过读写字节流来进行操作。部分处理器有特定 I/O 指令。

挑战：处理器 I/O 周期与设备速率差 9 个数量级

解决方案：① Polling: CPU 循环读取控制寄存器，等待

ready bit (0 → 1), 然后读写 ② Interrupt: I/O 准备好时

Term: Interrupt: 外部事件 (如按键), 并步. 可能缓存处

需要阻塞执行，并 save registers to memory (含 PC)

△ Context Switching: 在单核心中同时跑多个线程，利用硬件余，在单核心中同时跑多个线程，以减少因内存延迟和上下文切换导致的资源闲置问题。Leveraging multi-issue Advanced cache: 处理器在同-memory 上操作，每个 processor 又有自己 cache。但可能发生 cache incoherence! (特别是 cache miss type!) P1 code 未接到 P2 缓冲地址值的信息！
即: One's write invalidate other copies in other processor. Sol: Snoopy Protocol: 每个核心的缓存控制器监视总线上的读写请求；另一核心写时，检查自己缓存状态 False sharing: 当 cache block 大时，对不同 offset 的多，会频繁导致不必要的缓存一致性开销 Optimized snoop: 若 invalid cache, always: 用 write back cache, dirty bit, 选择一个处理器的多次写只被发一次 broadcast. Write Back Scenario: ① eviction ② it needs this addr, 我的 cache 中该addr dirty, 写回而被实中的 cache coherence protocols 更复杂，如 MOESI 4. 叫写回一个处理器 cache any memory location at a time. 各所用高级缓存的快也都在线程命中，则称低级缓存 inclusive. 每个页对应一个 VPN (Virtual Page Number), 若页应 t page.

则那个 VPN 地址 → PPN (Physical Page Number). 若还未对应用，会由 OS trigger page fault to load page from disk. VPN_{hi}, addr 中还有 offset. 直接 copy, 与 PPN 结合为 Physical Addr. (PA)

△ Each User has a page table

A

Setup: ↑↑ page ↑, L₁ ↑, L₂ ↑, ..., P_i offset ↓

Hierarchical (Multi-level) PT: L₁ index ↓, L₂ index ↓, ..., L_i index ↓, L_i base addr + pix_i (固定) (4 是因为 32 位中, P_i entry 大小为 4 Byte)

TB, Cache some地址都存在 TLB, 保存的是 VPN - PPN mapping. TLB is much closer to CPU

and caches. While TB 有 PPN+Flags!

普通 Page Table: 页表也是必须操作; DRAM

(物理大小: 2³²Byte × 4Byte/entry, 而页表是 index+offset)

TLB 是 cached → 一个 VPN 先看 TLB 是否 Hit, 若 miss

则 Page-Table Walk, 并将页地址写入 TLB (若要更新).

TLB 有 Fully Associativity, 策略有 FIFO, random 等



TLB Reach: How many VA 可被映射到物理地址:#TLB entry size
Only one TLB per core, but page tables are per process
VA management 允许把程序加载到任意 physical memory space.
Single-core processor 无需维持 cache-coherence.

Misc: More I/O: CPU 与 I/O 设备同步方式
高开销
Polling: CPU 不断查询, Interrupt: 设备通知 CPU, 但须先由 CPU 处理
Reduce: 中间键值对聚合到一个 key
数据从设备传输至 DRAM ① 使用数据计算, 但 CPU 被占用
直接内存访问 (DMA): DMA (I/O 设备直接访问 DRAM, 避免 I/O 设备, SSD 与 HDD (传统硬盘))

CPU 负担。DMA 由 CPU 的 register。传输过程:

① CPU 接受设备中断, 初始化 DMA 引擎 ② 它处理数据传输

CPU 执行其它任务 ③ 传输完成后, 再次中断 CPU

优势: ~~释放 CPU 资源, 适合高数据率设备~~

常见 I/O 设备, SSD 与 HDD (传统硬盘)

Redundancy for Accuracy: 依 Amdahl: 系统可靠性和取

决于最薄弱环节。冗余方式: 空间、时间、信息冗余

错误检测与纠正: 奇偶校验: 附加位使 i 为数为奇数

或偶 (偶校验) \Rightarrow 单比特错误

Hamming ECC: Hamming 距离是对应数不同位的最小数

加额外校验已分单双错误 \Rightarrow 1-bit 错误 2-bit 错误

磁盘冗余: 优势: 提高数据可用性, 防止硬件问题

异构计算: 利用多种处理器或核心通过加速器提供运算

FPGA: 现场可编程门阵列, 通过硬件描述语言实

现特定逻辑 (从硬件电路下手!)

* 绝足够能资源, FPGA 可实现任意逻辑, 包括 RISC-V

后三章核心: DMA: 除了上述之外: 访问冲突解决方式:

Burst: 传 Data Block 间, CPU 无法访问内存

Cycle Stealing: DMA 在 1 个字节后释锁并取回与 CPU 交错访问

Transparent Mode: DMA 仅在 CPU 不使用总线时传输

Networking: 类型: shared: -> device is switched: \Rightarrow 同时

其 software protocol: Send: Application data, OS buffer, OS 会话

接收: OS Buffer, ACK, if OK send: ACK

否则丢弃等待: Buffer Data, 算校验和, if OK send:

More Parallelism: Request-level: Web 服务, 每个请求并发

Data level: SIMD, on WSC, MapReduce & Scalable file sys

Map Reduce: 用于 large scale data 处理, 将 Data 处理分为 Map 与 Reduce 两个阶段

Map: 输入 Data 为 key-value pairs, 并行处理中间

Reduce: 中间键值对聚合到一个 key

Map Reduce 中间有 shuffle: 将 map 侧的中间 key 按键分组, 确保同一 key pair 发送给同一个 reduce 任务

Hamming ECC: 相信我的大脑已经全满程 (左→右).

RAID: 独立磁盘冗余阵列。RAID 0: 无冗余

RAID 1: 镜像 RAID 3: parity Disk 3 + 1 striped

RAID 4: parity + block level RAID 5: 4+1 interleaved

MTBF between F = MTTF₀ / (MTTF₀ + MTTR₀)

Availability = MTTF / (MTTF + MTTR).

Security: Heartbleed: OpenSSL 漏洞, 可读内存缓

冲区, 泄露密钥: Rainbow: 寻找 DRAM 漏洞, 通过物

理干扰引起反射; Side-channel: 利用系统中物理

行为 (如时钟, 缓存访问, 功耗, 声音) 泄露信息

诱导处理器加载受害者数据至缓存, 再利用道提取

访问的内存。Spectre: 利用推测执行和分支预测,

方法: 利用乱序执行漏洞, 允许程序读取不应

该区域的内存。Speculative Execution, 分支预测, 应

该区域的内存。Speculative