

Great ideas in CA: Abstraction; Make common case faster; Parallelism; Pipeline; Redundancy for accuracy; Performance Measurement; Andrials law: 加速比 $SN=1/(1-p+p/n)$ N: 处理器数量, p: 可并行化比例

Moore's Law: chips & transistors 数量 两年翻一倍 Δ : prediction, not law

Memory Hierarchy: CPU $\rightarrow$ CPU cache $\rightarrow$ physical memory $\rightarrow$ solid state memory $\rightarrow$ virtual memory
reg. on-chip cache (L1, L2, L3) main memory RAM 固态硬盘, SSD, 闪存

Info. representation: LSB: 最右; MSB: 最左: 0b10...01 从右往左, 速度也, 但重要

表示负数: 2's complement: MSB $\rightarrow$ sign bit; 1, 则全位翻转变加1: $(A_n, A_{n-1}, \dots, A_1, A_0)_2 = -A_n \cdot 2^{n-1} + A_{n-1} \cdot 2^{n-2} + \dots + A_1 \cdot 2^1 + A_0 \cdot 2^0$

小心 overflow!! (signed operations) $\rightarrow$ $-A_n \cdot 2^{n-1} + A_{n-1} \cdot 2^{n-2} + \dots + A_1 \cdot 2^1 + A_0 \cdot 2^0$

$\rightarrow$ 最高位 (MSB) 接受前一位与输出出的进位不同, 则 overflow! 溢出规则是 signed 中的

*: 不记 signed or unsigned, 操作 + - 结果只可能造成 overflow; 无 underflow (它只在 subnormal 有)

FP32: $(-1)^s \times \text{Mantissa} \times 2^E$, $M \& E$ 在不同 type 下算法不同: **normal**: bias 为 -127

Expo Fraction Value: $M = (Fraction)_2$, $E = (Expo)_2 - 127$ Expo 不可全为 1!!

Subnormal: $E = -126$, $M = (0.Fraction)_2$

Range: normal: $\pm 1.00 \dots \times 2^{126} \sim \pm 1.11 \dots \times 2^{127}$ 溢出!

Subnormal: $\pm 0.00 \dots \times 2^{126} \sim \pm 0.11 \dots \times 2^{126}$ 溢出!

Core: Expo 全 1 与 全 0, 有特殊意义, 切记! ② bias: 设 Expo 有 11bit, 则 $|\text{bias}| = 2^{11} - 1$ subfp $\rightarrow$

C: ① 宏的花号问题 ② True or false in C: False $\Leftrightarrow$ 0 (int) & Null; True $\Leftrightarrow$ 1 (bool).

③ Size of type: char short short int int long int unsigned int void* size_t float double

④ Little Endian: 地址从低到高, MSB 至 LSB 放 bit: 如左, 该字的数据: 0x12345678

⑤ structure: alignment ⑥ func 传参, 欲修改参于 func 内, 传其指针

⑦ Mem management: stack: func 中局部变量; heap: malloc/calloc/realloc, 手动 free

⑧ 只有 Array 可随式转化为 pointer, 反之不行! func 传参传 arr, arr 强制退化为 pointer

RISC-V: R-type: xrs1 xrs2 间加减 (位运算) 比较, 将 xrs1 返回给 rd; 还可是 shift 操作

shift: SLL, 左移, 总用 0 填; srl, 右移, 前面总用 0 填; 而 sra 右移, 前面用符号位填充!!

移动多少位? rs2 中低 5 位所代表的十进制数 (unsigned); 除此之外, 操作如比较, +, -, 等都是进行 signed operation (除非指令声明是视作 unsigned 来操作)

I-type: instr rd, rs1, imm; instr rd, imm(rs1) 后者为 load 指令, 前者为非 load 指令

S-type: sw/zb/sh rs2, imm(rs1), 将 rs2 中 word/byte/halfword 存进 addr, 而

addr = $\text{ATRSJ} + \text{imm}$; Δ sb, sh 不进行 sign-extension; 直接低 4 位放过去, 0 填充

B-type: instr rs1, rs2, L (imm/label), go to PC+offset if ... 条件; else PC+4

offset = imm / offset = (label - current PC)

Δ : 为了保证跳转是 2-byte aligned, 故 offset 最后一位会强制归 0, 把 [1:2] 1 位编码

这样, 跳转指令范围为 $\pm 2^{18}$ 条 (offset 13 位, MSB 表 $\pm$, 12 位 $\Rightarrow \pm 2^{12}$ byte $\Rightarrow \pm 2^{10}$ 条)

J-type: jalr rd, rs1, label(imm), PC+4 结果 rd, 然后 jump to rs1+offset; $\pm 2^{18}$ range

offset = imm or (label - PC); 为保证 2-byte aligned, offset 最后一位归 0, [2:0] 1 位编码

jal rd, label PC+4 结果 rd, jump to label, i.e., PC=PC+offset, offset=label-PC

Δ : 相当于: jalr 允许在 rs1 中地址上跳转, jal 只能在 PC 基础上 jump

Pseudo-j label $\Leftrightarrow$ jal x0 label; jal label $\Leftrightarrow$ jal ra label; jr rs1 $\Leftrightarrow$ jalr x0 rs1 0

U-type: lui/auipc rd, imm, lui: rd $\leftarrow$ imm < 12; auipc: rd $\leftarrow$ PC+imm < 12

Δ : li ra, imm $\Rightarrow$ (lui ra, imm[31:12]) + addi ra, ra, imm[11:0]

Δ : 若 imm [11:0] 代表负数, 则 $\forall i$: 因为 addi 要 sign-extension: $11 \dots 11 + i \Rightarrow +i, 00 \dots 00$

Misc: imm 范围: 可看着 green card 指令组成中, imm 显示的最高位是多少, 便知几位

Calling convention: 约定: ① 传参用 ai reg 序列 ② 返回值放在 A0/A1 reg

③ caller & callee: A func 中调用 B func 中, 则调用前, A 要把自己 caller-saved 值

存起来 (SP&SW), 如 A func 中前运算中间值, 然后按照 ①, 把 B 的参教放在 A1 中

之后调用并进入 B, 进入 B 要把 callee-saved reg 中存起来 (SP&SW), 它们便可使 B 自由


使用, 然后把返回值放入 A0, A1; 恢复 callee-saved reg (SP&SW), 返回至 A; A 恢复

caller-saved reg (SP&SW), 可使用之前 A0, A1 中的 B 返回值! 跳至 ra 中的 PC 地址

Prologue: 存 ra, 有 callee-saved reg, SP & Epilogue: 恢复 ra, 恢复 callee-saved reg, SP, 1

imm 范围: I-type: 除 slli, srli, srai 为 5 位 unsigned, 其余均为 12 位 signed

Multi-issue: 原来 single-issue, datapath 中最多 1 clk issue 指令 现在一次送多条
CPI 可以 < 1!
(两个 ALU 也有)



IF ID EX MEM WB
红线: Arithmetic, logic and bcp path
蓝线: Memory access (LDS) path

实战中如上: build different data paths for different types of instruction: Ideally.

issue two instructions with different type to ALU/mem datapaths. If so:

cc1	cc2	cc3	cc4	cc5	cc6
ALU/Branch	IF	ID	EX	WB	
Load/Store	IF	ID	EX	MEM	WB
A/B	IF	ID	EX	EX	WB
L/S	IF	ID	EX	MEM	WB

依然, 可能有伪 Data 等的 Hazard, forwarding etc

Multi-issue: Static: 主要编译时决定 inster 放入 issue slots 的顺序, 且检查 hazards。硬件

本身也可 detect/solve hazards ^{Superscalar}

Dynamic: 主要在硬件运行时安排 issue slots order

与 detect hazards, 当然 Compiler 可 help avoid hazard

Δ: Multi-issue 不是 multi-core 也非 SIMD。它可与 SIMD

or Pipeline 技术结合 (多线程也可与之结合)

Parallel: Pipeline & multi-issue: instr-level

SIMD: Data level Multi-thread: (MMIO): Thread-level

补: CALL 中 Static vs. Dynamic Linking:

Static 中 Address resolve, 若 symbol table 中没有, 则会搜 library files. 没错, 库被编译进了可执行文

件中, 若库更新, 要从头重来! 且 it includes entire 库 even if not all of it will be used.


Dynamic: 库文件在程序运行时会被动态加载, 而非被纳入 exe 文件中。占用更少空间, 内存更高效, 库

可独立更新。但运行时产生额外开销以让程序查找与加载所需库文件。

Cache: 核心概念 - 缓存 Cache Blocking

Locality: Temporal: If a memory location is referenced, then it will tend to be referenced again soon.

Spatial: If... referenced, addr nearby tend to be...
一些数据结构如 linked list, tree, 在 locality 上表现差!



Δ: With cache, datapath does not directly access from main mem.

Term: line/block: a single entry in cache

size of block: #byte per block. Capacity: total #byte

Fully Associative cache: 有 tag & offset, 无 index

Cache size: C, block size CB; offset bits: b

number of block: N, bit width of mem addr tag (w)

则 $2^b = CB$, $N * CB = C$, $w = t + b$

N way: - 组中有 N 个 block! index: i, 共 k 组,

则 $2^i = k$, $w = t + b + i$

Direct Mapping: 1-way!! tag index offset

Other util in cache: valid bit, an indicator to tell if each entry is valid for program

LRU: (least recently used) 满员情况下, 要找 victim 换成新元素 → 最不常用的 victim

0: 最常使用, N-1: LRU; 选 LRU 数据最大的


换。LRU 上数据: hit 或作了一次 victim, LRU → 0; - 次访问中未访问该 cache, LRU++

Write Policy: Write-through: write to cache and memory at the same time (longer time)

Write Back: Write data in cache and set a dirty bit to 1; when blocks get replaced and dirty bit is 1, write to mem, dirty bit → 0.

Write around: Directly write to mem

Direct Mapped Cache: Hardware.



Cache Misses: 3CS

Compulsory: cold start or process migration

First access to block, impossible to a void!

Sol: Block Size ↑ (i.e. N/w, so fewer cold starts

Capacity: Cache can't contain all blocks accessed

Sol: Cache Size ↑ (but access time ↑)

Conflict (Collision): Multiple memory loca

mapped to the same cache location, conflict even

when the cache has not reached full capacity

Sol: Cache size ↑ Associativity (N) ↑ (But access time ↑)

Cache Performance & Metric:

Average Memory Accessing Time. AMAT:

AMAT = Time for a hit + Miss rate x Miss Penalty

在多级(如 L1, L2, L3)中, AMAT: 命中 Miss Penalty:

实际为 $AMAT_{i+1} \cdot L_{Miss}$ 在 L 中命中

Local miss rate: 在该 level 中命中 miss 比例:

Eg. $L_2\$ = \frac{L_2 Misses}{L_2 Misses + L_2 Hits}$

Global: all levels: $\frac{\sum L_i \$}{L_1 \$ + L_2 \$ + \dots + L_n \$}$

Parallelism: Strong scaling: 不必 problem size 大就能

Speedup: Weak scaling: speedup 体现在 size 大时

SIMD: Single Instruction, Multiple Data. SIMD provide performance for data: Data $\rightarrow$ PU $\leftarrow$

Level Parallel: Fetch One instr, do: Pool $\rightarrow$ PU $\leftarrow$

the work of multiple instructions: Same $\rightarrow$ PU $\leftarrow$

Intel SIMD Instr: MMX, SSE, AVX: 2×128 ops

有 Intrinsic, program 能直接访问 Post op, no op (x0)

汇编指令 (间接), SIMD 扩展指令集 Intrinsic 对应

Generalizing Loop Unrolling: A loop of n iterations, k copies of the loop body, $\Rightarrow$ 1 copy: n mod k times

k copy: L1/k times, A: $A_{i:1} A_{i:2} \dots C_{i:1} C_{i:2} \dots$

2x2 matrix multi: $B_1: B_{i:1} B_{i:2} \dots B_{i:2} B_{i:1} \dots$

例 $E_1 = A_1 \cdot B_1 + A_2 \cdot B_2$

Control: NOP #pragma omp

Parallel: created threads

Dynamic branch for Divide loop $\rightarrow$ 线程

Reduce Delay single 线程, 其他线程

TL P: Each Threads has: shared mem (heap, global var) with other threads, but has own register & PC

Each processor provides one (or more) hardware threads

OS 来安排 software 线程至 hardware 线程

fork-join model: 程序可 split into 多个线程 (可同时进行)

多线程 program 可在 SIMD 与 SIMD 上都可跑

OS 决定 哪个线程在哪个 CPU 跑; 现代 PC 线程数

$\rightarrow$ 核心数。Context Switch: 将 software 线程转移, 要 save Reg & PC $\rightarrow$ mem; 将另一线程 Reg & PC 加载至 hardware 线程中, 可恢复执行 (fork-join)

OpenMP: Open multi-processing, a language extension

Easy to compile: #include <omp.h> $\downarrow$ (编译时)

编译时: cc -fopenmp name.c

Threads = # physical cores * # threads / core

Opening Shared / Private variables: make a copy of it

Shared: 在并行区外声明的 / Heap 上的 / Static. $\downarrow$

Private: 在并行区内声明的 / #pragma ... private (var).

In 并行区: no premature exits! (break, return, exit ...)

Data Race: 当多线程访问同一个 addr 且至少其中一个 write, 便发生 Data Race. 注意它不是 data hazard!

为了解决上述问题, Synchronization (同步) 重要!

为此有一种设计: critical session with openmp

临界区是一段代码 that must be executed by a single thread at a time

在 openmp 中可通过特定指令来声明临界区。如:

#pragma omp critical, 确保仅一个线程执行该段

OpenMP 会将临界区中代码编译成原子指令, 并行机制

很严格, 只适用于循环的并行化

另一种设计是: 锁同步。Avoid data races by 同步

Lock 用于授权 - 一个线程进入 Critical Session. 只

有得锁的线程才能访问临界区

Processors read lock and either wait if locked or set lock and go into critical session

check lock $\rightarrow$ set lock $\rightarrow$ session critical change $\rightarrow$ unset lock

但有问题是: t1 得 lock, 在 bne 前, t2 也

得 lock. t1, t2 都有可能认为 lock 是 0 了!

RISC-V: two sops: 01r rd, rs: 从 rs 地

址中加载 word 至 rd, 并为硬件线程注册保留

未被修改时, sc 才将 rs2 值存至 rs1 所指向的内存

且返回一个 status 至 rd. (原子交换) if fail

try: lr t1, s1 $\rightarrow$ bne s1, to, x0, try 重新 lr

sc to, s1, s4 add s4, x0, t1 & sc.

这其实是: $\text{load} \rightarrow \text{unlock?} \rightarrow \text{try own lock} \rightarrow \text{execute.}$

locked $\rightarrow$ unlocked $\rightarrow$ locked $\rightarrow$ execute.

② Atomic Memory Operations (AMOs)

li to, 1 // 用于 set lock (lock)

try: amoswap.w.aq t1, to, (a0) // 将 to (1)

bne z t1, try $\rightarrow$ 写入 a0 到内存并

critical session $\rightarrow$ 将内存值加载至 t1

amoswap.w.rl x0, x0 (a0)

$\rightarrow$ 将 0 存回锁位置, 释放锁。

TL P 中有 barrier, 要 fork 都干完了才 join

多线程访问同一 global var 不好, private 线程

间该 var 无关, 如 sum += 1.2... reduction (operation, 如 + - : var) 为每个线程开私有 var, 操作完后 var 过 ope, 逐结 Global Var

#pragma omp barrier: Forces all threads to wait until all threads have hit the barrier

#pragma omp critical: Creates a critical section within a parallel code segment, only one thread can run at a time.

#pragma omp parallel for: for-loop automatic work-sharing

#pragma omp parallel reduction (operation: var)

#pragma omp single: code block executed by one thread only, other threads will wait. I/O操作中等见

#pragma omp master: 主线程执行, 但其他线程等待完成

硬件并行: 有多个 processor, 它们执行不同的指令流, 且独立

多线程: 但共享 DRAM 与 L3 cache (也许), 不同 processor 运行方法: ① Shared War in memory & load/store inst

② Coordinated access to shared data through synchronization primitives (lock) that restrict access to one processor at a time

③ 每个 processor (core) 可支持多个 threads

Context Switching: 从 HW 线程中移除一个 SW 线程, 需要阻挡执行, 并 save registers to memory (含 PC)

SMT (Simultaneous): 利用硬件冗余, 在单核心中同时跑多个活跃线程, 以减少因内存延迟和上下文切换导致的空闲问题。Levraging multi-issue

Advanced cache: 多处理器在同一 memory 上操作, 每个 processor 又有自己的 cache, 但可能发生 cache incoherence! (也是 cache miss type 1) P1 cache 未读到 P2 修改地址值的值!

即: One's write invalidate other copies in other pro's cache. Sol: Snoopy Protocol: 每个核心的缓存控制器监视总线上的读写请求, 另一核心写时, 检查自己缓存状态

False sharing: 当 cache block 过大时, 对不同 offset 的写, 会频繁导致不必要的缓存一致性开销

Optimized snoop: 若 invalid cache, 则 miss: 可用 write back cache, 有 dirty bit, 这样一处理器多次写又只发一次 broadcast. Write Back Scenario: ① Eviction

② 它读该 addr, 发现 cache 中该 addr 为 dirty, 写回

而现实中的 cache coherence protocols 更复杂, 如 MESI

③ 可以不止一个处理器 cache any memory location at a time. 若所有高级缓存的快也都在低缓存中, 则降低级缓存的 inclusive

同理也有 Exclusive: $L_n \cap L_m = \emptyset (n \geq 1)$
non-inclusive $\Rightarrow$ non-inclusive.

OS & IO: OS 功能: ① 开机后提供 service, 如 File System

② Load, runs and manages programs

③ I/O with the rest of computer

启动后, CPU 从开始地址执行指令 (in Flash ROM 中存的)

Memory mapped I/O: certain addresses are not regular mem, but correspond to registers in I/O device. I/O 设备

通过读写字节流来进行操作, 即处理器有特定 I/O 指令。

挑战: 处理器 I/O 吞吐与设备速率差 9 个数量级

交互方式: ① Polling: CPU 循环读取控制寄存器, 等待 ready bit (0 $\rightarrow$ 1), 然后读与 ② Interrupt: I/O 设备随时

触发, 暂存程序, 转至 OS 陷阱处理程序

Term: Interrupt: 外部事件 (如按键), 异步, 可被任意处

理 Exception: 执行中事件 (如 page fault), 同步, 必须在指令

处处理。Trap: 跳至 trap handler 以处理 Interrupt

处理: 中断/异常暂停指令流, 跳转至处理程序并保存状态。陷阱前指令完成, 后指令未执行, SPE 记录

中断地址, 简化处理 (精确陷阱)。流水线处理。

异常标志至提交点 (M 阶段), 早期异常覆盖晚期

外部中断注入提交点、

进程 (程序) 管理: 时间共享 CPU, 定时器中断触发 context switching; 用户进程请求 OS 服务 (如文件操

作, 进程创建), 其调用内容由内核执行; 同时防止程序互相覆盖内存, 虚拟内存提供每进程地址空间

Virtual Memory: Process 用 virtual address, memory 用 physical address, Memory manager, Virtual $\rightarrow$ Physical

现象: Memory Fragmentation: 程序下去, storage 碎片化

在系统内存管理中: DRAM $\leftrightarrow$ Disk: V $\rightarrow$ P address 在硬件下

协助实现 (TLB, a cache)

Page Memory: DRAM 与磁盘分割为固定大小的页面。通

过页机制从磁盘中加载到内存 (整个页面) 若 PPN +

Page Table: 页表, 将 virtual 翻译为 physical 地址, 表中

每个元素对应一个 VPN (Virtual Page Number), 若对应一个 page,

则那个 VPN 对应一个 PPN (Physical Page Number), 若

还未对应, 会让 OS trigger page fault to load page

from disk. VPN 外, addr 中还有 offset. 直接 copy,

与 PPN 结合为 Physical Addr. (PA)

Each User has a page table

Setup: 1. 页大小 $\times$ 页 offset: $\log_2$ 次位

若地址 N 位, Disk RAM 大小为 Y, 则 VPN: $N - \log_2$ 次位

PPN: $(\log_2 Y - \log_2 \text{次})$ 位

More Detail in TB: TB 中每一元素对应一个 VPN, 且

含 status/protection bits. 同时: PT is not a cache, 且所有 VPN 都在 PT 中有一个位置

Demanding page: Only load a page into memory if user requests it. status Bit: 访问时, 先检查 PT 该 entry 的 status bit



TLB Reach: How many VA可被立即翻译: #TLB Entry size
 Only one TLB per core, but page tables are per process
 VA management 允许 OS 把程序 load 到任意 physical memory space.
 Single-core processor 无需维持 cache-coherence.

Misc: More I/O: CPU 与 I/O 设备同步方式 高开销
 Polling: CPU 不断查询, Interrupt, 设备通知 CPU, 但频繁 I/O
 程序 I/O: CPU 用 lwsync 处理所有数据移动, 两部分 ① 将数据从设备传输至 DRAM ② 使用数据计算, 但 CPU 被阻塞
 直接内存访问 (DMA): DMA 允许 I/O 设备直接访问 DRAM, 降低 CPU 负担。DMA 引擎由 CPU 写入的 register。传输过程:
 ① CPU 接受设备中断, 初始化 DMA 引擎 ② 它处理数据使 CPU 可执行其它任务 ③ 传输完成后, 再次中断 CPU
 优势: 释放 CPU 资源, 适合高数据率设备
 常见 I/O 设备: SSD 与 HDD (传统硬盘)
 Redundancy for Accuracy: 依 Amahl: 系统可靠性取决于最薄弱环节。冗余方式: 空间、时间、信息冗余
 错误校验: 奇偶校验: 附加位使 1 个数变为奇校验或偶 (偶校验) $\Rightarrow$ 单比特错误
 Hamming ECC: Hamming 距离是对位数不同相位数加额外校验位 冗余 $\Rightarrow$ 1-bit 纠错, 2-bit 校验
 磁盘冗余: 优势: 提高数据可用性, 防止硬件问题
 异构计算: 利用多种处理器或核心: 通过加速器提升 CPU
 FPGA: 现场可编程门阵列, 通过硬件描述语言实现特定逻辑 (从硬件电路下手) CPU
 * 给定足够资源, FPGA 可实现任意逻辑, 包括 RISC-V
 后三章核心: DMA: 除了上述之外: 访问冲突解决方法:
 Burst: 传 Data Block, CPU 访问内存
 Cycle Stealing: DMA 传 1 个 byte 后释放控制权与 CPU 交替访问
 Transparent Mode: DMA 仅在 CPU 不使用总线时传输
 Networking: 类型: shared: 一次 device switched: 多对同时
 其 Software protocol: Send: Application data OS buffer, OS 缓冲
 驱动启动定时器, Buffer Data $\rightarrow$ 网络接口 ACK
 Receive: 网络接口 Data OS Buffer, 单校验和, if OK send;
 否则丢弃并等待; Buffer Data 地址空间, 且通知应用
 More Parallelism: Request-level: Web 服务, 每个请求并行
 Data level: SIMD, on WSC, MapReduce & Scalable filesystems
 Map Reduce: 用于 large-scale data 并行处理, 将 Data 处理分为 Map 与 Reduce 两个阶段

Map: 输入 Data 分为 Key-Value Pairs, 并行处理中间
 Reduce: 中间键值对聚合 $\rightarrow$ 排序 KV 键 KV 值
 Map & Reduce 中间有 shuffle: 将 Map 任务的中间 KV 按键分组, 确保同 key pair 发往同一个 Reduce 任务
 Hamming ECC: 相信我的大函数已记住流程 (左 $\rightarrow$ 右)
 RAID: 独立磁盘冗余阵列。RAID 0: 无冗余
 RAID1: 镜像 RAID3: Parity Disk stripe striped
 RAID4: Parity + Block level RAID5: 4 上 + interleaved

$$IAFR = \frac{N \text{ disks} \times 8760 \text{ hrs/year}}{MTTF \times N \text{ disks}}$$

 MT Between $F = (MTTio, F + MTR)$
 Availability = $MTTF / (MTTF + MTR)$
 Security: Heartbleed: OpenSSL 漏洞, 可读取内存缓冲区, 泄露密钥; Rowhammer: 针对 DRAM 漏洞, 通过物理干扰引起位翻转; Side-channel: 利用系统中物理行为 (如时间、缓存访问、功耗、声音) 泄露信息
 Methodman: 利用乱序执行漏洞, 允许程序读取不应访问的内存。Spectre: 利用推测执行分支预测, 诱导处理器加载敏感数据至缓存, 再侧信道提取
 C 中宏元类型; const 与 #define 速度大致一样

